PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-114815

(43) Date of publication of application: 07.05.1996

(51)Int.CI.

G02F 1/136

(21)Application number: 06-251700

(71)Applicant: SONY CORP

(22)Date of filing:


18.10.1994


(72)Inventor: ABE FUMIAKI


(54) PRODUCTION OF TFT ACTIVE MATRIX LIQUID CRYSTAL SUBSTRATE

(57)Abstract:

PURPOSE: To provide a process for producing a TFT active matrix liquid crystal substrate which averts the influence of damage, such as static electricity, generated in a stage for producing liquid crystal substrates. CONSTITUTION: Semiconductor layers 10, wiring layers 12 which consist of signal systems and power source systems connected via contact holes 11 to these semiconductor layers 10, gate electrodes G, channels 13 of intersected points of the semiconductor layers 10 and the gate electrodes G and shorting sections D formed by extending the wiring layers 12 to the gate electrodes G are formed. The substrates are removed in a cutting section E after passage through stages, such as plasma treatment, where an dielectric breakdown is liable to arise. Then, the dielectric breakdown and deterioration in characteristic of the scanning circuit parts TFTs and pixel transistor parts TFTs by the static electricity, etc., during the production process of the TFT active matrix liquid crystal substrate contg. scanning circuits are prevented.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特齐/广(JP)

(12) 公開特許公報(A)

(II)特許出關公開番号

特開平8-114815

(43)公開日 平成8年(1996)5月7日

(51) Int.CL^e

資別配号

广内重理费导

 $\mathbf{F} \cdot \mathbf{I}$

技術表示個所

G02F 1/196

6 D O

審査請求 未請求 請求項の数4 OL (全 6 頁)

(21) 出職爭号	特顧平6-251700	(71) 出版人	000002165 ソニー株式会社	
(22) 出 朝 日	平成6年(1994)10月18日	(72)発與者	東京都基川区北基川8丁目7番96号	у =


(54) 【発明の名称】 TFTアクティブマトリクス被基基板の製造方法


(57)【要約】


【目的】 液晶基板の製造工程で発生する静電気等のダメージの影響を回避したTFTアクティブマトリクス液晶基板の製造方法を提供する。

【構成】 半導体層10や、前記半導体層10にコンタクトホール11を介して接続された信号系や電源系からなる配線層12や、ゲート電極Gや、前記半導体層10とゲート電極Gの交点部のチャネル13、そして配線層12をゲート電極Gまで延長して短絡区間Dを形成した。こうして、プラズマ処理等の静電気破壊を発生し易い工程を通過後に切断部Eにて除去する構成とした。

【効果】 特に、走査回路を内載したTFTアクティブマトリクス液晶基板の製造工程中の静電気等による走査回路部TFTや画索トランジスタ部TFTの静電破壊や特性劣化を防止することができる。







【特許請求の範囲】

【請求項1】 走査回路部TFTと画素トランジスタ部 TFTを内載したTFTアクティブマトリクス液晶基板 の製造方法において、

前記走査回路部TFTのソース・ドレイン電極とゲート 電極とを共通に接続する短絡回路を形成する工程と、

所定の処理を施す処理工程と、

後に前記短絡回路を除去して各電極を電気的に分離する 分離工程とを有することを特徴とするTFTアクティブ マトリクス液晶基板の製造方法。

【請求項2】 走査回路部TFTと画素トランジスタ部 TFTを内載したTFTアクティブマトリクス液晶基板 の製造方法において.

前記画素トランジスタ部TFTのソース電極とドレイン 電極とゲート電極の少なくとも一対の電極を共通に接続 する短絡回路を形成する工程と、

所定の処理を施す処理工程と、

j (2)

後に前記短絡回路を除去して各電極を電気的に分離する 分離工程とを有することを特徴とするTFTアクティブ マトリクス液晶基板の製造方法。

【請求項 3】 前記処理工程はプラズマ雰囲気炉中での 処理であることを特徴とする請求項 1 または請求項2 に 記載のT FTアクティブマトリクス液晶基板の製造方 法。

【請求項4】 前記分離工程はエッチング処理、FIB (収束イオンピーム) 及びレーザスクライピングの内の何れかであることを特徴とする請求項1または請求項2 に記載のTFTアクティブマトリクス液晶基板の製造方法

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えばカメラー体型 VTRの ビューファインダー や液晶 プロジエクター装置等 に用いられる走査回路 を内敢した TFT アクティブマトリクス液晶 基板の製造方法 に関するものである。

(0002)

【従来の技術】近年、カメラー体型VTRや液晶プロジェクターに代表される液晶表示装置付機器の普及とともに、液晶表示装置への高性能化の要求が高まりつつある。この液晶表示装置には大別して画索制御用の強膜トランジスタ(TFT:Ihin FilmTransistor以下、単に「TFT」と記す)のみを基板上に形成して走査回路は周辺」Cで行うものと、画索制御用のTFTとともに走査回路部TFTをTFTアクティブマトリクス液晶基板上に一体的に形成するものに分類される。本発明は走査回路部TFTをTFTアクティブマトリクス液晶基板上に内政した液晶表示装置に係わるものであり、その構成例を示して説明する。

【0003】従来技術のTFTアクティブマトリクス液 晶基板を図3及び図4を参照して説明する。 【00.04】初めに、図3を参照してTFTアクティブマトリクス型液晶表示装置の詳細を説明する。同図において、符号1は本発明の要点部位であるTFTアクティブマトリクス液晶基板を指し、符号2は外部 I Cを指し、符号3は前記外部 I C2の接続端子を指す。前記TFTアクティブマトリクス液晶基板1の細部構成は、水平走査回路4や、位相調整回路5、画像信号供給スイッチ.6、そして走査方向の制御を司る垂直走査回路7を一体的に搭載して構成される。

【0005】また、前記画像供給スイッチ5や垂直走査回路7には、各画素制御用のTFT8がマトリクス状に配設されている。つまり、前記TFT8はソース・ドレイン電極SDやゲート電極Gで構成され、そのゲート電極Gは前記垂直走査回路7に共通的に接続されている。同じく、ソース・ドレイン電極SDは前記画像信号供給スイッチ5に共通的に接続されている。更に、ソース・ドレイン電極SDは薔袄客壁CSや液晶セルしCを介して共通電極Vcomに接続されている。ここで、ソース電極やドレイン電極は回路のバイアス極性が反転すると動作上のソース・ドレインが入れ替わり、通常のFET(電界効果トランジスタ)と同様に双方向性を有するため、両者を一体として扱いソース・ドレイン電極SDと呼称することとする。

【0006】このような構成のTFTアクティブマトリクス液晶基板の動作を説明する。前記TFTアクティブマトリクス液晶基板1は、外部IC2から供給される電源、クロックバルス、スタートバルス及び画像信号等の必要情報を接続端子3で受取する。接続端子3で受取された各種情報は前記水平走査回路4や、垂直走査回路7に分割して入力される。前記垂直走査回路7は、TFT8のゲート電極Gに走査スイッチング信号を供給する。水平走査回路4は、TFT8のソース・ドレイン電極SDに順次選択的に画像信号を印加する。位相調整回路5にて前記垂直走査回路7と前記水平走査回路4から供給された映像信号と同期を取りつつ画像信号供給スイッチ6に画像信号を供給する。

クトホール 1 1 を介して接続された信号系や電源系からなる配線 目 2 や、ケート電極 G (第 2 の S i 目)、 そして前記半導体 目 1 0 とゲート電極 G の交点であってキャリアの移動の用途に供するチャネル 1 3 等を備えて構成されている。

【0009】上述したように、走査回路部TFTをTF Tアクティブマトリクス液晶基板上に内蔵した基板方式 は、外部ICとの接続端子数を著しく削減することがで き、画桊配列が高密度化するほど有利な方式である。-方、走査回路部TFTを内蔵する方式や内蔵しない方式 に係わらずTFTアクティブマトリクス液晶基板の製造 工程上、静電気の善稜による静電破壊等のダメージを受 ける場合がある。特に、走査回路部TFTを内蔵する基 板方式では走査回路部を構成するTFTは各画素トラン・・・ ジスタ部TFT形成工程以降も静電気に瞬される機会が 多く、静電気等によるダメージを受ける可能性がある。 【0010】従来技術の静電気対策技術は、特開昭63 - 81975号公報に記載の「TFTアクティブマトリ クス基板の製造方法」に開示されているように各画素制 御用TFTのソース・ドレイン電極とゲート電極間をパ ネル外周において電気的に短絡しておき、後に(ラビン グ処理工程後)切断するという製造方法が一般的に知ら れている(この静電気対策技術は走査回路部TFTを内 敢しない方式に関する)。ここで、ラビング処理工程は 各画業TFTに対して直接摩控静電気を誘起し易く、T FTの特性劣化を引き起こしやすいためである。

[0011]

【発明が解決しようとする課題】 しかし、上述のような 従来技術の静電気対策技術では、走査回路を内蔵したT FTアクティブマトリクス液晶基板においてこれを構成 するTFTや配線は画森TFTに比しても複雑であり、 特開昭 53-81975号公報に記載されているように 行列した画素間配線を外周まで引き出して形成してお き、後にダイシング、スクライブ等によって除去するこ とは極めて困難である。また、画素TFTの劣化が1画 **素単位であるのに対し、走査回路中では1個のTFTの** 劣化がライン欠陥等の液晶表示装置全体に支障を来し完 全不良となる。更に、TFTの基板材料にはガラス等の 絶縁体を使用しているためチャージアップし易い。その ため、チャージアップによる不所望の電位差の発生やそ れを主原因とするチャネル近傍での特性劣化や絶縁破壊 が発生するという問題点があった。このように従来技術 の静電気対策技術ではTFTのダメージ回避の方法にお いて不十分であるのが実情である。

【 D D 1 2】本発明は以上の点を考慮してなされたもので、T F T アクティブマトリクス液晶基板、特に、走空回路を内蔵してT F T アクティブマトリクス液晶基板の製造工程で発生する静電気等の影響によるT F T へのダメージを回避したT F T アクティブマトリクス液晶基板の製造方法を提供しようとするものである。

[0013]

【課題を解決するための手段】かかる課題を解決するために本発明の走査回路部TFTと画素トランジスタ部TFTを内践したTFTアクティブマトリクス液晶基板の製造方法において、走査回路部TFTのソース・ドレイン電極とゲート電極とを共通に接続する短絡回路を形成する工程と、ブラズマ雰囲気が中での処理を施す処理工程と、後に前記短絡回路を除去して各電極を電気的に分離する分離工程とを備えた。そして、前記走査回路部TFTのソース・ドレイン電極とゲート電極で短絡回路を形成した後に、エッチング処理やFIB(収束イオンピーム)及びレーザスクライビング等の分離工程で除去することにした。

10014】また、前記画素トランジスタ部下FTのソース電極とドレイン電極とゲート電極の少なくとも一対の電極を共通に接続する短絡回路を形成する工程と、ブラズマ雰囲気炉中での処理を施す処理工程と、後に前記短絡回路を除去して各電極を電気的に分離する分離工程とを備えた。そして、画素トランジスタ部TFTのソース電極とドレイン電極とゲート電極の少なくとも一対の電極に短絡回路を形成した後に、エッチング処理やFIB(収束イオンビーム)及びレーザスクライビング等の分離工程で除去することで前記課題を解決した。

[0015]

【作用】本発明の走査回路部TFTと画素トランジスタ 部TFTを内蔵したTFTアクティブマトリクス液晶基 板の製造方法において、走査回路部TFTのソース・ド レイン電極とゲート電極とを共通に接続する短絡回路を 形成する工程と、プラズマ雰囲気炉中での処理を施す処 理工程と、後に前記短絡回路を除去して各電極を電気的 に分離する分離工程とを備えた。そして、子の前記走査 回路部TFTのソース・ドレイン電極とゲート電極間に 短絡回路を形成しておき、静電気によるダメージを受容 し思い工程を通過後に前記短絡回路を除去して各電極を 電気的に分離することに したため、両者間に静電気破壊 等の原因となる電位差の発生を抑制することができる。 【00.15】特に、前記画素トランジスタ部TFTのソ - ス電極とドレイン電極とゲート電極の少なくとも一対 の電極を共通に接続する短絡回路を形成する工程と、プ ラズマ雰囲気炉中での処理を施す処理工程と、後に前記 短絡回路を除去して各電極を電気的に分離する分離工程 とを備えた。そして、画素トランジスタ部TFTのソー ス電極とドレイン電極とゲート電極の少なくとも一対の **電極に短絡回路を形成して、静電気によるダメージを受** 容し易い工程を通過後に前記短絡回路を除去して各電極 を電気的に分離することにしたため、静電気等によるダ メージを回避することができる。

[00.17]

【実施例】以下、図1及び図2を参照して、本発明のTFTアクティブマトリクス液晶基板の製造方法の実施例

を説明する。なお、従来技術の走査回路部TFTの配線 構造を示す図と同一の部分には同一の参照符号を付し、 それらの構成や動作の説明を省略する。

【0018】初めに、図1を参照して本発明のTFTアクティブマトリクス液晶基板の製造方法を説明する。図1は、図2(a)の走査回路部TFTであるA-A'部と、同一プロセスで形成される画素トランジスタ部TFTを拡大して示したTFTアクティブマトリクス液晶基板の製造方法の工程断面図である。図1における符号Bは画素トランジスタ部TFTの画素開口部を示し、符号Cは液晶分子を模式的に示した。更に、符号Dは後述する揺締区間を示している。

【0019】先ず、洗浄した石英ガラス基板上にLP- CVD-(低圧化学的気相成長法)等により半導体層となーる多結晶 Siである第1のSi層2 Dを成膜し、熱処理等により結晶社を成長させる。これを写真処理技術により所望のパターンにパターニングした後、第1のSi層2 Dの表面を酸化して、全面にp型不純物 Bを低濃度イオン注入することによりゲート酸化膜21を形成する。画素トランジスタ部TFTにも同様の処理を随す。次に、LP- CV Dによりゲート電極となる第2のSi層2 2を成膜し、更にPOCI3等のガス中で熱処理することによりPを拡散させて低比抵抗化した後にパターニングする(図1(a))。

【0020】次いで、画素外回路に用いる p型トランジスタを覆うようにマスキングして、 n型不純物As を高 濃度イオン注入するとともに、画素トランジスタと画素外回路の n型トランジスタを覆うようにマスキングし p型不純物Bを高濃度イオン注入する(以上、通常のCMOSプロセスであるため図示を省略する)。その後、AP-CVD(常圧化学的気相成長法)により、嫌シリケートガラス等の第1の層間絶縁層23を形成する。そして、画素トランジスタの信号配線用及び画素外回路の配線用として、第1のSi層20及び第2のSi層22にコンタクトホールを開口する。

【0021】次に、例えば配線材料として一般的に使用されるAI-1%Siをスパッタリング等により成限してパターニングすることにより配線層24を形成する。本発明のポンイト部分は短絡区間Dも配線層で覆われた構造となっている点である。つまり、内蔵周辺回路を構成するTFTのソース・ドレイン電極とゲート電極間をAI-1%Si等で短絡した点である(図2(b))・【0022】更に、第2の層間絶縁層25を成膜して、その上にプラズマCVDによりSiNH等の被覆層26を成膜する。前記SiNH層26は、引き銃きマスクを用いてエッチング処理する。そのエッチング部分は画素開口部Bや、画素電極コンタクト部、及び本発明では周辺回路内のAI配線にて短絡しておいた配線部分であり、こうして前記短絡区間DのAI配線部分が露出する(図2(C))・

【00.23】 続いて、画素電極として透明築電膜である ITO(Indium-Tin Oxide) 27をスパッタリング処理に より成膜する(図2 (d))。

【.0024】次に、画素・極部を残すように他の部分をエッチング処理して除去する。 ITO27のエッチング処理に続けて、露出したAI配線部分をフォトリソグラフィ技術により選択的にエッチング処理して除去する(図2(e))。最後に、熱処理を施すことにより前記ITO27の比抵抗を低下させるとともに画素開口部Bの可規光透過率を向上させ、更にトランジスタ特性を向上させてTFTアクティブマトリクス液晶基板の初期作製工程を終了する。

[0026] 実施例1

本実施例の特徴部分は、同図(a)に示す如く、従来技術の配線構造に対して新たに短絡区間を延長して形成した点である。つまり、半導体層10や、前記半導体層10にコンタクトホール11を介して接続された信号系や電源系からなる配線層12や、ゲート電極G、そして前記半導体層10とゲート電極Gの交点部のチャネル13等で構成された従来技術の配線構造に対して、配線層12をゲート電極Gまで延長して短絡区間Dを形成し、コンタクトホール11で接続した。こうして、ブラズマ処理等の静電気破壊を発生し易い工程を通過後に切断部日にて除去する構成とした。

【00.27】実施例2

本実施例は、前述の第1の実施例における短絡区間目に変えて配線層12と半導体層10間に新たに短絡区間 D'を形成した例であり、これを図2(b)を参照して説明する。同図(b)に示す如く、配線層12と半導体層10を短絡区間 D'で形成することとした。このため、配線層12と半導体層10は同一電位に保持される。この状態でプラズマ処理等の静電気のチャージが発生するような各種工程を通過させる。そして、プラズマ処理等の工程を通過後に切断部目、において除去する。このようにすることで、配線層12と半導体層10間で不所望の電位差の発生を抑えることができる。

【0028】実施例3

本実施例は、図2(c)に示す如く、前述の第1の実施例及び第2の実施例における短絡区間 D及び短絡区間 D でを組み合わせて形成した例である。このように短絡区間 D と短絡区間 D を組み合わせて形成することにより、配線層 12とゲート電極区間や配線層 12と半導体層 10間を同一電位で接続して前述と同様にプラスマ処理等の静電気のチャージが発生し易い工程を通過後に切断部 E 及び E において除去する構成とした。それにより、配線層 12とゲート電極 G 及び配線層 12と半導体

層10間で不所望の電位差の発生を抑えた。

【0029】本発明は前記実施例に限定されず、種々の実施形態を採ることができる。例えば短絡部を除去する工程としては、選択的にエッチング処理して除去する方法について説明したが、画素電極用コンタクトホール開口後に引き続いて配線除去のエッチング処理を行っても良いし、またTFT基板をダイシングにより一枚毎に切断後に行っても良い。更に、短絡配線を回路外周にて行える部分については対向するカラーフィルター基板との接着部よりも外側に短絡区間を形成して、両基板の貼合わせ後に行うことも可能である。更にまた、対向するカラーフィルター基板との貼合わせ後にFIBやレーザスクライビング等のエッチング処理以外の方法で切断することも可能である。

【0030】また、本実施例では主に走査回路部TFTのゲート電極とソース・ドレイン電極について短絡回路を設けることについて説明したが、画素トランジスタ部TFTのゲート電極とソース電極とドレイン電極の少なくとも一対の電極に短絡回路を形成してその後切断するようにしても良く、更に様々な形態に発展できることは言うまでもない。

[0031]

【発明の効果】以上説明したように、本発明のTFTアクティブマトリクス液晶基板の製造方法によれば、従来技術の静電気対策技術のようにTFT周辺部に短絡回路を形成する必要がなく、TFTアクティブマトリクス液晶基板の製造工程内で比較的容易に短絡回路を形成、除去することができ、そのため走査回路部TFTや画素トランジスタ部TFTの静電気破壊や特性劣化を防止することができる。

【0032】更に、走査回路を内蔵したTFTアクティブマトリクス液晶基板の製造工程中の静電気等による走査回路部TFTの欠陥の発生を防止することができるため、走査回路部TFTの静電気破壊を主原因とする点欠陥やライン欠陥等の液晶表示装置全体に支陸を来す不良を未然に防止することができる。そのため、工程不良率を低減することができ、更に低コストの製品の実現が可能となる。


【図面の簡単な説明】


- 【図1】TFTアクティブマトリクス液晶基板の製造方法を説明するための工程断面図である。
- 【図2】本発明の走査回路部TFTの配線構造を示す上面図であり、(a) は第1の実施例を示す図であり、
- (b) は第2の実施例を示す図であり、(c) は第3の 実施例を示す図である。
- 【図3】従来技術のエFエアクティブマトリクス型液晶表示装置を示す回路図である。
- 【図4】従来技術の走査回路部TFTの配線構造を示す 上面図である。

【符号の説明】

- 1 TFTアクティブマトリクス液晶基板
- 2 外部 I C
- ・3・・・ 接続端子
- 4 水平走 空回路
- 5 位相調整回路
- 6 画像信号供給スイッチ
- 7 重直走空回路
- 8 TFT
- 1:0 半基体層
- 11 コンタクトホール
- 13 チャネル
- 12、24 配線層
- 20 第1の5 i 層
- 2 1 ゲート酸化膜
- 22 第2のSi居
- 23 第1の層間絶縁層
- 25 第2の層間絶縁層
- 2.6 S.i N H被膜層:
- 27 ITO
- B 画素開口部
- C 液晶分子
- D、D ′ 短絡区間
- E、E ′ 切断部
- G ゲート電極
- SD ソース・ドレイン電極
- Vcom 共通電極
- LC 液晶セル
- Cs 密稜容重

[図4]





[図3]

